大学院工学研究院

プロフィール

2002年東京工業大学博士課程修了, 博士(工学), 同年千葉大学工学部助手, 2007年同大学院融合科学研究科助教, 2012～13年米国ノースイースタン大学客員研究員, 2014年同准教授, 2017年同大学院工学研究院准教授現職.

研究キーワード

ディペンダブルコンピューティング

研究分野

情報通信 / 計算機システム /

経歴

2002年11月

-

現在

千葉大学

2002年4月

-

2002年10月

東京工業大学

学歴

1993年4月

-

2002年3月

東京工業大学

委員歴

2019年4月

-

現在

電子情報通信学会ディペンダブルコンピューティング研究会専門委員

2011年4月

-

現在

電子情報通信学会機能集積情報システム研究会専門委員

論文

12 3 4 5 >

X-Band Microstrip Array Antenna for UAV Onboard Full Circularly Polarized Synthetic Aperture Radar

Hisato Kashihara Josaphat Tetuko Sri Sumantyo Yuta Izumi Koichi Ito Steven Gao Kazuteru Namba

IEEE Transactions on Antennas and Propagation 71(2) 1943-1948 2023年2月

Low Power Neural Network by Reducing SRAM Operating Voltage

Keisuke Kozu Yuya Tanabe Masato Kitakami Kazuteru Namba

IEEE Access 10 116982-116986 2022年11月 [査読有り]

Complete double node upset tolerant latch using C-element

Yuta Yamamoto Kazuteru Namba

IEICE Trans. Inf. & Syst. E103-D(10) 2125-2132 2020年10月 [査読有り]

Master-slave FF using DICE capable of tolerating soft errors occurring around clock edge

Kazuteru Namba

IEICE Trans. Inf. & Syst. E103-D(4) 892-895 2020年4月 [査読有り]

Coding for Write Latency Reduction in a Multi-Level Cell (MLC) Phase Change Memory (PCM)

Kazuteru Namba Fabrizio Lombardi

IEEE Trans. Comput. 68(2) 301-306 2019年2月 [査読有り]

MISC

12 3 4 5 >

A Dynamically Configurable NoC Test Access Mechanism (VLSI設計技術)

SBIAI Takieddine NAMBA Kazuteru ITO Hideo

電子情報通信学会技術研究報告 : 信学技報 111(324) 49-54 2011年11月

When designing a system on chip (SoC), a test access mechanism (TAM) is required to deliver test data and to collect test responses from cores under test (CUT). To facilitate the network on chip (NoC) testing, test engineers frequently focus on No...

2枚のFPGAボードとPCを使用したUAV搭載CP-SAR画像処理システム (リコンフィギャラブルシステム)

大石航志難波一輝伊藤秀男スマンティヨヨサファットテトォコスリ

電子情報通信学会技術研究報告 : 信学技報 111(323) 37-41 2011年11月

我々のプロジェクトでは小型衛星において円偏波合成開口レーダ(CP-SAR)の運用を目指している.現在SAR画像処理は地上で行われているが,画像処理前のSAR画像は容量が大きいので,衛星や航空機等の飛行プラットフォーム上では記憶容量や通信時間の面で不利である.提案システムでは, SAR画像処理を飛行プラットフォーム上で行う.そのため,SAR画像の容量削減等の様々な効果を期待できる.この論文では,小型衛星運用前の準備実験である無人航空機(UAV)上で用いる予定のCP-SAR画像処理システムにつ...

A Dynamically Configurable NoC Test Access Mechanism (ディペンダブルコンピューティング)

SBIAI Takieddine NAMBA Kazuteru ITO Hideo

電子情報通信学会技術研究報告 : 信学技報 111(325) 49-54 2011年11月

When designing a system on chip (SoC), a test access mechanism (TAM) is required to deliver test data and to collect test responses from cores under test (CUT). To facilitate the network on chip (NoC) testing, test engineers frequently focus on No...

スキャンチェーンの再構成による千葉大スキャンテストデータ圧縮率向上手法 (ディペンダブルコンピューティング)

赤川慎人難波一輝伊藤秀男

電子情報通信学会技術研究報告 : 信学技報 111(325) 121-126 2011年11月

テスト容易化設計のうち近年増加している遅延故障の検出に対応した手法の1種にスキャン設計がある.このスキャン設計の1つとして千葉大スキャンが提案された.千葉大スキャンはスタンダードスキャンと同じくらいの面積オーバヘッドで実装でき,100%のロバストまたはノンロバストパス遅延故障検出率を実現した手法である.しかし,特殊なテスト手順を必要とするため,テストパターンが増加する問題点がある.さらに,その特殊なテスト手順のために,既存のテストデータ圧縮手法の圧縮率もスタンダードスキャン等の場合に比べ低...

A Dynamically Configurable NoC Test Access Mechanism

Takieddine Sbiai Kazuteru Namba Hideo Ito

研究報告システムLSI設計技術（SLDM） 2011(9) 1-6 2011年11月

When designing a system on chip (SoC), a test access mechanism (TAM) is required to deliver test data and to collect test responses from cores under test (CUT). To facilitate the network on chip (NoC) testing, test engineers frequently focus on No...